采集系統規格：

  1、2通道，8bit，5000MSPS ADC轉換器。
  2、信號調理模塊，支持PGA功能。
  3、采用xilinxV6大規模FPGA。
  4、雙通道2*64bitDDR3
  5、低抖動采集時鐘發生器。
  6、支持擴展模塊，可以擴展PCIEx8，USB控制器以及RS232和RS422通信接口。

  系統組成結構如下：
 

  該系統有以下組成部分：

  1．主板包括：
  xilinxXC6VLX130TFPGA以及配置電路
  128bitDDR3內存，分上下64bit
  擴展接口，包括PCIEx8接口，擴展IO接口
  FPGA電源模塊，采用單5V輸入。

  2．時鐘板包括：
  晶體。
  PLL電路，輸出兩路2.5GHZ時鐘。
  時鐘電源。

  3．AD板包括：
  E2V8bit/10bit5Gsps芯片，本次采用8bit，但接口兼容10bit。
  ADC模擬電源
  信號調理載板（AGC和PGA）

  4．接口板包括：
  接口控制芯片，單片機。
  RS422和RS232接口。
  信號調理板，AD板以及主板的疊層關系如下：